基于背景重建的运动检测系统

 

 

张皓清、王才才、 周维康

 

南通大学

 

概述

 

作品基于赛方提供的PYNQ-Z2开发板,采用软硬件协同方案,搭建基于DMA的图像数据缓存传输系统。在此基础上,使用Verilog HDL设计基于 AXI4-stream 接口的图像处理IP核,从而构建高实时性的运动目标检测系统。在我们的设计中,侧重对处理流水线优化,将传统帧差法进行改进,通过对缓存背景帧的累加压缩和重建展开达到节省逻辑资源的优化目标。

检测方法上采用了帧间差分法,其具有运算简单,资源消耗少,易于实时检测的特点。在整个设计中,需要缓存前一帧作为背景帧以便与后一帧相减得到绝对值。本设计结合FPGA自身的并行流水特性,对传统的帧间差分法进行改进,将前一帧从640×480×8bit的完整灰度图像通过2×2的窗口累加压缩为320×240×10bit的灰度图像作为压缩背景帧,随后重建展开用于与当前帧压缩帧差,节省缓存帧图像使用的BRAM。帧差得到的运动轨迹,与完整的现帧图像结合获得红色轨迹,并通过蓝色矩形包围盒捕捉。而依照此方法类推,可以使用4×4乃至更大的矩阵累加压缩,在少量降低精度不对检测产生较大影响的同时,可以大大减少缓存图像的BRAM,从而消耗较少资源实现运动检测,有效降低成本,适应资源紧张的应用场景。

      整个系统,从采集OV7725摄像头数据开始,通过 Video In AXI4-Stream转换为stream数据流。随后经过基于AXI4-stream接口的图像处理IP核,其流水线处理实现了灰度化、中值滤波、累加压缩、缓存背景帧、帧差、阈值化、重建展开、包围盒捕捉以及重叠输出到DMA写通道,DMA写通道将图像数据搬运缓存到DDR,通过中断实现三缓存机制。于此同时,DMA读通道始终读取三缓存中写通道正在写的帧的前一帧,再通过AXI4-Stream to Video Out转换为行场视频信号输出到HDMI驱动IP,最后在外接显示器上呈现图像处理效果。

 

设计创新点

1. 缓存背景帧时,使用2×2窗口累加压缩,随后与当前帧运算时通过时序控制重建展开,大大节省缓存帧需要的BRAM。

2. 契合zynq架构,使用DMA搬运图像帧缓存在DDR3。

3. 开发基于AXI4-stream的IP,具有通用性和可移植性。

4. 利用FPGA的并行流水性进行高效的图像传输和处理可以达到高实时性和稳定性。

 

 

系统架构

 

1

 

 

2

 

 

3

 

 

图像处理流程

 

 

设计演示

 

实物演示

 

 

procedure 2.0

 

资源_表

 

 

Source Code Github Link

https://github.com/zhanghaoqing/Motion-Detection-System-Based-On-Background-Reconstruction

2019年3月12日 09:50
浏览量:0
点赞
首页    项目    全部项目    基于背景重建的运动检测系统